<!>
第361章 360徒手搓晶圆
“小刘，小邹，你们确实没有在湖弄我？”林刚把话说完，就感觉自己有些冒失了。
因为视频里的两人都是那处航天基地中出来的。
就拿刘成栋而言，他本人是基地的二把手，论起职位级别比林卫国这个光电所的所长还要高上那么一头。
林卫国也是仗着年龄大，资历老，才会喊对方一声小刘。
至于另一位邹颖就更不必说了，她是基地中的技术部门负责人，经常会与光电所这样的兄弟单位进行合作交流，对彼此的情况也非常熟悉。
就拿最先研发投产的虚拟投影腕表而言，里面几项核心技术就是采用了光电所的技术储备。
从这样两个位高职重的“熟人”口中得知了制造原子级别精度光刻机的事情，林卫国的心中就不免起了几分将信将疑的心思。
没办法，谁让这两人提到的原子级别的精度实在是太匪夷所思了一点！
说到这，就不得不先简单提一下芯片制造的整个流程：晶圆加工氧化光刻刻蚀薄膜沉积互连测试封装。
而其中最为关键的技术步骤，就是光刻。
什么是光刻？
简单点理解就是通过特殊波动的光线将设计好的电路图桉“印刷”到晶圆上。
现目前市面上主流的光刻机，按照制程范围可以分两种：一种是通过准分子激光，将193纳米光源进行折射的duv光刻机。
duv光刻机基本只能做到25纳米级别，像着名的因特尔公司就采用双工作台的魔改方式将duv光刻机的精度做到10纳米，但是无法达到10纳米以下。
不过duv光刻已经是过去式，另外一种更加先进的euv光刻机，采取的是等离子激光发射，它能发射的光源光波波长能达到13.5纳米。
在这个曝光精度区间下，一些先进点的晶圆大厂利用多层曝光的手段，亦或是多工作平台的叠加，大幅度提升分辨率，让曝光刻蚀的电路精度级别得到数倍的提升，从而产出7纳米甚至更高级别的5纳米芯片。
但是这样的取巧方法带来的结果就是，最终晶圆流片的良品率偏低，进而导致芯片制造成本的成倍上升。
这也是为何，高端芯片的价格始终居高不下。
想要解决这个问题，就必须不断提升光刻机的曝光精度，改善芯片的制造工艺。
那么陈决提出的0.1纳米精度是什么概念？
就目前人类掌握的精度级别，别说是国内的这些光电所和那些半路出家的半导体研发企业了，就算交给整个行业龙头的风车国asml公司都得耗费上几十年、甚至半个世纪去追赶。
一旦拿到这样精度级别的光刻母机，别说什么7纳米、5纳米芯片了，就算规格、性能再提升百倍、千倍的芯片都能分分钟造出来。
这也是为何林卫国在听到这个消息后，会表现地如此震惊，实在是因为基地这边的这颗“卫星”放地太大了一些。
……